Estas señales de clock sirven para controlar la secuencia de conmutación del integrado FST3253 del QSD (Quadrature Sampling Detector).

El circuito tiene dos etapas:
- 1 divisor por 4 para la versión LF/MF de el receptor. En estos artículos no describiremos el montaje de esta versión, sinó que nos centraremos en la versión de HF. La versión de HF simplemente lleva un puente que desactiva esta etapa, y el integrado U12 no está instalado.
- 1 generador de clock de cuadratura. Toma la señal del oscilador local y genera dos señales de control desfasadas 90 grados entre si, de una cuarta parte de . Esto genera dos bits de control para el FST3253 del QSD. Esto hace que el integrado cicle a través de las 4 salidas, en un ciclo que equivale en frecuencia que se desea recibir.
La versión de HF de esta parte sólo lleva 4 componentes:

R10 – 10K, 1/6W, marron-negro-naranja-dorado
R11 – 10K, 1/6W, marron-negro-naranja-dorado
C36 – 100nF, ceramic, SMD, 1206
C48 – no instalado
U06 – 74AC74 – SOIC-14
El puente “HF Jumper” y las resistencias R10 y R11 van montadas en la cara superior de la placa.

El condensador SMD C36 y el integrado U06 va soldado en la parte inferior de l

Para probarlo hay que conectarlo al puerto USB del PC y a la alimentación de 12V.
Yo he instalado dos test points para las señales “QSD CLK 0″ y ” QSD CLK 1″ soldando los alambres de resistencias en los agujeros que se muestran en la foto:

Utilizamos el osciloscopio para observar las señales de cloc. Conectamos “QSD CLK 0″ al canal 1 del osciloscopio, y “QSD CLK 1″ al canal 2.
Con el programa de control del Si570 ue utilizamos en el Paso de Montaje 3, y lo ponemos a 8 MHZ. Esto corresponderá a la frecuencia mas baja de operación del Rx Ensemble II que es de 2 MHz.
Debemos observar esto:

“QSD CLK 0″ es el trazo verde. “QSD CLK 1″ es el trazo amarillo.
Como podeis observar, tenemos las dos señales de clock desfasadas 90 grados.
73.
No hay comentarios:
Publicar un comentario
Nota: solo los miembros de este blog pueden publicar comentarios.